D-Matrix 采用 NVLink Fusion 进行机架级 AI 推理

这家 AI 芯片初创公司将把其下一代 Raptor XPU 插入 NVIDIA 的机架级结构，目标是到 2027 年末实现超低延迟工作负载

构建自己的人工智能芯片很困难。可以说，将该芯片大规模投入生产机架更加困难。专注于推理的半导体初创公司 D-Matrix 刚刚宣布了一条捷径：将其下一代 Raptor XPU 直接连接到 NVIDIA 的 NVLink Fusion 互连中，从而访问 NVIDIA 多年来完善的整个机架级基础设施。

此次合作意味着 Raptor 加速器将通过 NVIDIA 的第六代 NVLink 结构连接并插入 MGX 参考架构机架中。最初基于 Raptor 的 MGX 系统预计将于 2027 年推出，第一批预计于当年第四季度推出。

凯莱金融是华尔街的优势，现在是任何人的优势——凯莱财经是您的代理人工智能投资研究终端。获得优势 →

NVLink Fusion 在这里实际上做了什么

NVIDIA 于 2025 年推出的 NVLink Fusion 让第三方 XPU 和 CPU 能够利用 NVLink 的低延迟链路，而无需从头开始构建自己的网络堆栈。

该集成支持机架规模配置，可在单个全对所有 NVLink 域内容纳多达 144 个 Raptor 加速器。与传统以太网互连相比，NVLink Fusion 的 XPU 到 XPU 延迟降低了 3 倍。每个 XPU 可以通过第六代 NVLink 结构访问高达 3 TB/s 的带宽。

D-Matrix 首席执行官 Sid Sheth 强调，此次合作特别加速了超低延迟推理用例的部署，包括编码助手、聊天机器人和语音代理。该公司将 Raptor 系统定位为与 NVIDIA 基于 GPU 的机架一起工作，处理分类推理工作负载。

D-Matrix 的轨迹和 Raptor 路线图

D-Matrix 于 2024 年 11 月开始发货其上一代 Corsair XPU。在一轮 4.5 亿美元的融资之后，d-Matrix 的估值为 20 亿美元。 Raptor 芯片目前正处于最终设计阶段，预计于 2026 年底完成。与 NVIDIA 的多年产品路线图表明，这不是一次性集成，而是一种持续的合作，将在未来几代芯片中不断发展。

该公司还与 Astera Labs 合作，在 NVLink Fusion 框架内提供定制的连接解决方​​案。