ASML 和台积电发起倡议，将 EUV 掩模过渡到 12 英寸格式

半导体巨头正在联手将尖端芯片制造中使用的光掩模尺寸扩大近一倍，目标是到 2033 年将生产率提高 40%

ASML 和台积电宣布了一项联合计划，将半导体行业从 6 英寸光掩模转向更大的 12 英寸高 NA EUV 光刻格式。这些超大口罩的试点生产线预计将于 2031 年投入使用，并于 2033 年实现全面生产准备。

当前的 6 英寸光掩模格式几十年来一直是行业标准。新的 6 x 12 英寸格式预计可将扫描仪生产力提高约 40%。更大的掩模可以在单次曝光中打印更多的芯片区域，并且 12 英寸格式完全消除了拼接限制，为更大、更复杂的芯片架构打开了大门，而这对于当前的掩模尺寸来说是不切实际或不可能的。

格洛丽亚 拥有这个故事中的任何名字吗？了解今天的走势对您的投资组合有何实际影响。在格洛丽亚开业 →

高数值孔径 EUV 时间表

台积电计划到 2030 年将高数值孔径 EUV 纳入其先进节点大批量制造中。新的 12 英寸掩模格式专为这些下一代系统而设计。三星设定了到 2028 年开始大批量生产高 NA EUV DRAM 的目标。英特尔已开始在其生产流程中部署高 NA EUV 工具。三星和SK海力士均表示支持ASML-台积电掩模计划。

这对芯片供应链意味着什么

向 12 英寸掩模的转变波及整个半导体供应链，从掩模基板制造商到薄膜供应商，再到检测设备制造商。掩模坯料需要以新尺寸制造，并具有目前 6 英寸格式所需的同样极高的精度。检验和计量公司同样需要升级其工具，因为扫描 12 英寸掩模是否存在缺陷比扫描 6 英寸掩模需要更多的时间和计算能力。

特别是对于 ASML 来说，该举措巩固了该公司作为 EUV 光刻系统唯一供应商的地位。台积电的客户，包括苹果、英伟达、AMD 和高通，也将有效地做出承诺，因为他们的芯片设计将针对台积电提供的任何领先工艺进行优化。